تحلیل و طراحی فیلتر gm-c با سرعت بالا و ولتاژ پایین

امروزه در بین انواع فیلترهای مجتمع، فیلترهای gm-c به علت توان مصرفی کم و کار در محدوده وسیع فرکانسی مورد توجه قرار گرفته اند. با توجه به پیشرفت فن آوری و کوچک سازی اندازه، مسئله طراحی این فیلترها در ولتاژ پایین بسیار حائز اهمیت می باشد. همگام با کاهش ولتاژ تغذیه، چالشهای طراحی ولتاژ پایین از جمله دامنه نوسان ولتاژ محدود، مقاومت خروجی محدود و محدودیت ساختارهای قابل استفاده مشهود است. هدف این رساله، طراحی و شبیه سازی یک فیلتر gm-cفرکانس بالا با مشخصه قابل قبول و ولتاژ تغذیه پایین می باشد. در ابتدا در سطح مداری، به دنبال ساختاری مناسب برای سلول ترارسانا هستیم به گونه ای که حتی الامکان در ولتاژ تغذیه پایین عمل نموده و رفتار خطی و امپدانس خروجی مناسبی داشته باشد. برای این منظور، از روش افزایش امپدانس خروجی با استفاده از فیدبک متصل به بدنه، استفاده می کنیم. سپس در سطح سیستمی، آرایشی اصلاح شده برای بهبود بهرهdc و مصرف توان فیلتر پیشنهاد شده است. جهت بررسی و مقایسه نتایج، یک فیلتر gm-cپایین گذر باترورث مرتبه پنج جایگذاری و شبیه سازی شده است. نتایج شبیه سازی فیلتر در فن آوری 90-nm cmos نشان می دهد که در صورت استفاده از آرایش اصلاح شده ، مصرف توان از 0.7mw به 0.5mw کاهش و بهرهdc از 0.955 به 0.994 افزایش می یابد. در ادامه با توجه به اهمیت کاهش سطح تراشه و همچنین بی نیاز شدن از خازنهای mim ، تحلیل و طراحی فیلتر gm-c mosfet-only مورد بررسی قرار می گیرد و سپس مدل سازی ریاضی و شبیه سازی مداری، جهت محاسبه اثر خازن غیرخطی ماسفت ارائه می شود.